FinFET의 구조
FinFET은 트랜지스터의 채널을 지느러미처럼 세워 올린 3차원 구조를 사용하는 방식입니다. 기존 평면 트랜지스터는 공정이 미세해질수록 전류가 새어 나오는 문제가 심각해졌는데, FinFET은 게이트가 채널의 여러 면을 감싸도록 설계해 전류를 더욱 강하게 제어합니다. 이 구조는 누설 전류 감소, 낮은 전압에서의 안정적 동작, 빠른 스위칭, 더 높은 집적도 등 장점을 제공하며, 채널이 세워져 있어 동일 면적에 더 많은 트랜지스터를 배치할 수 있고, 이 덕분에 전력 효율과 성능 모두를 확보할 수 있습니다. 이로 인해 20nm 이하 공정 이후 FinFET이 CPU, 모바일 AP, GPU, AI 칩 등 고성능 반도체 개발의 핵심 기술로 자리 잡게 되었습니다.
FinFET의 한계
FinFET은 평면 트랜지스터가 가진 누설 전류 문제를 해결하며 반도체 산업이 초미세 공정으로 진입할 수 있도록 한 구조적 전환점이었습니다. 그러나 공정이 3nm 이하 수준으로 내려가면서, 채널을 세운 구조라 하더라도 두께와 폭을 정밀하게 유지하기 어려워졌고, 세 면만 감싸는 방식으로는 누설 전류를 충분히 억제할 수 없게 되었습니다. 또한 제조 과정의 복잡성과 비용 부담도 증가해 관리가 더욱 까다로워졌습니다. 이에 업계는 FinFET의 역할이 한계에 다다랐다고 보고, 차세대 공정을 위해 GAA로의 전환을 본격화하고 있습니다.
GAA(Gate-All-Around)
게이트가 채널을 네 면 모두에서 완전히 둘러싸는 방식으로 채널을 나노시트 또는 나노와이어 형태로 여러 층 쌓아 구현했으며, 전류 제어 능력이 FinFET보다 크게 향상되었습니다. 특히 3nm 이하 초미세 공정에서도 안정적인 성능과 낮은 누설 전류를 유지할 수 있어, 주요 기업들이 차세대 공정의 핵심 구조로 채택했습니다.